IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Shoji OKUDA, et al.

Serial No.: Not Yet Assigned

Filed: August 29, 2003

For. METHOD FOR FABRICATING A MICRO MACHINE

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Date: August 29, 2003 The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-271644, filed September 18, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 01-2340. Respectfully submitted,

ARMSTRONG, WESTERMAN & HATTORI, LLP mehth

William G. Kratz, Jr.

Reg. No. 22,631

WGK/II Atty. Docket No. 031081 Suite 1000 1725 K Street, N.W. Washington, D.C. 20006 (202) 659-2930

23850 PATENT TRADEMARK OFFICE

日 本 国 特 計 口APPICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて

いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed

with this Office

日81月6 辛2002

Date of Application:

日月辛願出

番

4002-271644

Application Number: [ST.10/C]:

顛

Υ

吕

[JP2002-271644]

. .

Applicant(s):

頭田

 \mathbf{H}

2003年 1月24日



【書類名】

特許願

【整理番号】

0240841

【提出日】

平成14年 9月18日

【あて先】

特許庁長官殿

【国際特許分類】

G02B 26/08

【発明の名称】

マイクロマシンの製造方法

【請求項の数】

9

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

奥田 章二

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

徳永 博司

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

壺井 修

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100087479

【弁理士】

【氏名又は名称】

北野 好人

【選任した代理人】

【識別番号】

100114915

【弁理士】

【氏名又は名称】 三村 治彦

【手数料の表示】

【予納台帳番号】 003300

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0012600

【プルーフの要否】

【書類名】 明細書

【発明の名称】 マイクロマシンの製造方法

【特許請求の範囲】

【請求項1】 第1の半導体基板の第1の領域に酸素イオンを注入し、熱処理を行うことにより、前記第1の半導体基板内に前記第1の半導体基板の表面から離間して埋め込まれた酸化膜を形成する工程と、

前記第1の半導体基板の前記酸化膜が埋め込まれた側の面と第2の半導体基板とを、絶縁膜を介して貼り合わせる工程と、

前記第1の半導体基板の前記酸化膜が埋め込まれた側の面と反対の面に、前記第1の領域及び前記第1の領域の両側の第2の領域を開口する第1のマスクを形成する工程と、

前記第1のマスク及び前記酸化膜をマスクとして、前記第1の半導体基板をエッチングし、前記酸化膜と前記絶縁膜との間に、前記第1の半導体基板と一体に 形成されたバネ部分を形成することにより、前記バネ部分を有するトーションバーを形成する工程と、

前記第2の半導体基板の前記第1の半導体基板と貼り合わされた面と反対の面に、前記第1の領域及び前記第2の領域を開口する第2のマスクを形成する工程と、

前記第2のマスクをマスクとして、前記第2の半導体基板をエッチングする工程と、

前記第1の領域及び前記第2の領域の前記絶縁膜をエッチングする工程と を有することを特徴とするマイクロマシンの製造方法。

【請求項2】 請求項1記載のマイクロマシンの製造方法において、

前記酸化膜を埋め込む工程では、前記第1の半導体基板に酸素イオンを注入した後に、前記第1の半導体基板の前記酸素イオンが注入された側の面上に、半導体層を更に形成する

ことを特徴とするマイクロマシンの製造方法。

【請求項3】 請求項1又は2記載のマイクロマシンの製造方法において、 前記第1の半導体基板と前記第2の半導体基板とを貼り合わせる工程の前に、 前記第2の半導体基板の前記第1の半導体基板と貼り合わされる面側の前記第1 の領域に酸素イオンを注入し、熱処理を行うことにより、前記第2の半導体基板 内に前記第2の半導体基板の表面から離間して埋め込まれた他の酸化膜を形成す る工程を更に有し、

前記第1の半導体基板と前記第2の半導体基板とを貼り合わせる工程では、前 記第1の半導体基板の前記酸化膜が埋め込まれた側の面と、前記第2の半導体基 板の前記他の酸化膜が埋め込まれた側の面とを前記絶縁膜を介して貼り合わせ、

前記トーションバーを形成する工程では、前記第2のマスク及び前記他の酸化膜をマスクとして、前記第2の半導体基板をエッチングし、前記他の酸化膜と前記絶縁膜との間に、前記第2の半導体基板と一体に形成された他のバネ部分を形成することにより、前記他のバネ部分を更に有する前記トーションバーを形成する

ことを特徴とするマイクロマシンの製造方法。

【請求項4】 請求項1乃至3のいずれか1項に記載のマイクロマシンの製造方法において、

前記他の酸化膜を埋め込む工程では、前記第2の半導体基板に酸素イオンを注入した後に、前記第2の半導体基板の前記酸素イオンが注入された側の面上に、他の半導体層を更に形成する

ことを特徴とするマイクロマシンの製造方法。

【請求項5】 請求項1乃至4のいずれか1項に記載のマイクロマシンの製造方法において、

前記第1の半導体基板と前記第2の半導体基板とを貼り合わせる工程の前に、 前記第1の半導体基板に第1の貫通孔を形成する工程と、前記第2の半導体基板 に第2の貫通孔を形成する工程とを更に有し、

前記第1の半導体基板と前記第2の半導体基板とを貼り合わせる工程では、前記第1の貫通孔と前記第2の貫通孔とを用いて位置合わせを行う

ことを特徴とするマイクロマシンの製造方法。

【請求項6】 請求項5記載のマイクロマシンの製造方法において、

前記第1の貫通孔内及び前記第2の貫通孔内に埋め込み層を埋め込む工程を更

に有する

ことを特徴とするマイクロマシンの製造方法。

【請求項7】 請求項6記載のマイクロマシンの製造方法において、

前記第1の貫通孔内及び前記第2の貫通孔内に埋め込まれた埋め込み層の一部 を除去することにより凹みを形成し、前記凹みを位置合わせに用いる

ことを特徴とするマイクロマシンの製造方法。

【請求項8】 請求項1乃至7のいずれか1項に記載のマイクロマシンの製造方法において、

前記第1の半導体基板と前記第2の半導体基板とを貼り合わせる工程では、熱処理により、前記第1の半導体基板と前記第2の半導体基板とを貼り合わせることを特徴とするマイクロマシンの製造方法。

【請求項9】 半導体基板上に絶縁膜を形成する工程と、

前記絶縁膜上に第1の半導体層を形成する工程と、

前記第1の半導体層上の第1の領域に第1のマスクを形成する工程と、

前記第1の半導体層上及び前記第1のマスク上に第2の半導体層を成長する工程と、

前記第2の半導体層上に、前記第1の領域及び前記第1の領域の両側の第2の 領域を開口する第2のマスクを形成する工程と、

前記第1のマスク及び前記第2のマスクをマスクとして、前記第1の半導体層と前記第2の半導体層とをエッチングし、前記第1のマスクと前記絶縁膜との間に、前記第1の半導体層と一体に形成されたトーションバーを形成する工程と、

前記半導体基板の前記第1の半導体層が形成された側の面と反対の面に、前記第1の領域及び前記第2の領域を開口する第3のマスクを形成する工程と、

前記第3のマスクをマスクとして、前記半導体基板をエッチングする工程と を有することを特徴とするマイクロマシンの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、マイクロマシンの製造方法に係り、特に、トーションバーを有する

・マイクロマシンの製造方法に関する。

[0002]

【従来の技術】

近時、微細加工技術を用いたマイクロマシン技術が大きな注目を集めている。 マイクロマシンにおいては、揺動する部材は、例えば、トーションバー、即ちね じり棒バネを用いて支持される。

[0003]

図25乃至図28は、トーションバーを有する提案されている光スイッチの製造方法を示す工程断面図である。

[0004]

まず、図25(a)に示すように、シリコン基板106とシリコン基板108 とをシリコン酸化膜118を介して貼り合わせる。この後、シリコン基板106 上の全面に、金属膜168を形成する。

[0005]

次に、図25(b)に示すように、金属膜168をパターニングする。これにより、金属膜168より成るミラー124とバンプ172とが形成される。

[0006]

次に、図25 (c) に示すように、シリコン基板106の上面及びシリコン基板108の下面に、それぞれシリコン酸化膜174、166を形成する。

[0007]

次に、図25 (d) に示すように、フォトリソグラフィ技術を用いて、シリコン酸化膜174をパターニングする。

[0008]

次に、図26(a)に示すように、フォトリソグラフィ技術を用いて、シリコン酸化膜166をパターニングする。

[0009]

次に、図26(b)に示すように、シリコン基板108の下面に金属膜160 を形成する。

. [0010]

次に、図26(c)に示すように、金属膜160をパターニングする。これにより、金属膜160より成るバンプ164が形成される。

[0011]

次に、図26(d)に示すように、シリコン基板106上に、フォトレジスト膜100を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜100をパターニングする。

[0012]

次に、図27(a)に示すように、フォトレジスト膜100をマスクとして、 シリコン基板106をエッチングする。これにより、シリコン基板106に段差 101が形成される。

[0013]

次に、図27(b)に示すように、フォトレジスト膜100を除去する。

[0014]

次に、図27(c)に示すように、シリコン基板108の下面に、フォトレジスト膜102を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜102をパターニングする。

[0015]

次に、図27(d)に示すように、フォトレジスト膜102をマスクとして、 シリコン基板108をエッチングする。これにより、シリコン基板108に段差 103が形成される。

[0016]

次に、図28(a)に示すように、フォトレジスト膜102を除去する。

[0017]

次に、図28(b)に示すように、シリコン酸化膜174をマスクとし、段差101を保つようにして、シリコン基板106をエッチングする。これにより、シリコン基板106より成る櫛形部112aを有する可動電極112が形成されるとともに、シリコン基板106より成るバネ部分120aが形成される。

[0018]

次に、図28(c)に示すように、シリコン酸化膜166をマスクとし、段差

103を保つようにして、シリコン基板108をエッチングする。これにより、 シリコン基板108より成る櫛形部110aを有する固定電極110が形成され るとともに、シリコン基板108より成るバネ部分120bが形成される。

[0019]

次に、図28(d)に示すように、シリコン酸化膜174、166、118を エッチング除去する。こうして、バネ部分120aとバネ部分120bとから成 るトーションバー116を有するマイクロマシンが製造される。

[0020]

【発明が解決しようとする課題】

しかしながら、図25万至図28に示す提案されているマイクロマシンの製造方法では、段差101、103を保つようにしてシリコン基板106、108をエッチングすることにより、トーションバー116を構成するバネ部分120a、120bを形成するため、トーションバー116を構成するバネ部分120a、120bの厚さや形状を制御することが極めて困難であった。このため、提案されているマイクロマシンの製造方法では、歩留りが低かった。

[0021]

本発明の目的は、トーションバーを有するマイクロマシンを高い歩留りで製造 し得るマイクロマシンの製造方法を提供することにある。

[0022]

【課題を解決するための手段】

上記目的は、第1の半導体基板の第1の領域に酸素イオンを注入し、熱処理を行うことにより、前記第1の半導体基板内に前記第1の半導体基板の表面から離間して埋め込まれた酸化膜を形成する工程と、前記第1の半導体基板の前記酸化膜が埋め込まれた側の面と第2の半導体基板とを、絶縁膜を介して貼り合わせる工程と、前記第1の半導体基板の前記酸化膜が埋め込まれた側の面と反対の面に、前記第1の領域及び前記第1の領域の両側の第2の領域を開口する第1のマスクを形成する工程と、前記第1のマスク及び前記酸化膜をマスクとして、前記第1の半導体基板をエッチングし、前記酸化膜と前記絶縁膜との間に、前記第1の半導体基板をエッチングし、前記酸化膜と前記絶縁膜との間に、前記第1の半導体基板と一体に形成されたバネ部分を形成することにより、前記バネ部分を

有するトーションバーを形成する工程と、前記第2の半導体基板の前記第1の半導体基板と貼り合わされた面と反対の面に、前記第1の領域及び前記第2の領域を開口する第2のマスクを形成する工程と、前記第2のマスクをマスクとして、前記第2の半導体基板をエッチングする工程と、前記第1の領域及び前記第2の領域の前記絶縁膜をエッチングする工程とを有することを特徴とするマイクロマシンの製造方法により達成される。

[0023]

また、上記目的は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に第1の半導体層を形成する工程と、前記第1の半導体層上の第1の領域に第1のマスクを形成する工程と、前記第1の半導体層上及び前記第1のマスク上に第2の半導体層を成長する工程と、前記第2の半導体層上に、前記第1の領域及び前記第1の領域の両側の第2の領域を開口する第2のマスクを形成する工程と、前記第1のマスク及び前記第2のマスクをマスクとして、前記第1の半導体層と前記第2の半導体層とをエッチングし、前記第1のマスクと前記絶縁膜との間に、前記第1の半導体層と一体に形成されたトーションバーを形成する工程と、前記半導体基板の前記第1の半導体層が形成された側の面と反対の面に、前記第1の領域及び前記第2の領域を開口する第3のマスクを形成する工程と、前記第3のマスクをマスクとして、前記半導体基板をエッチングする工程とを有することを特徴とするマイクロマシンの製造方法により達成される。

[0024]

【発明の実施の形態】

[第1実施形態]

本発明の第1実施形態によるマイクロマシン及びその製造方法を図1乃至図9を用いて説明する。図1は、本実施形態によるマイクロマシンを示す平面図及び断面図である。図2は、本実施形態によるマイクロマシンを示す断面図である。図3乃至図9は、本実施形態によるマイクロマシンの製造方法を示す工程断面図である。

[0025]

なお、本実施形態では、本発明の原理を光スイッチの製造方法に適用する場合

を例に説明するが、本発明の原理は、光スイッチの製造方法のみならず、他のあ らゆるマイクロマシンの製造方法に適用することが可能である。

[0026]

(マイクロマシン)

まず、本実施形態によるマイクロマシンについて図1及び図2を用いて説明する。図1 (a) は、本実施形態によるマイクロマシンを示す平面図である。図1 (b) は、図1 (a) のA -A ' 線断面図である。図1 (c) は、図1 (a) のB -B ' 線断面図である。図2 は、図1 (a) のC -C ' 線断面図である。

[0027]

図1に示すように、本実施形態によるマイクロマシンは、枠状の固定電極10 と、固定電極10の内側に形成された枠状の可動電極12と、可動電極の内側に 形成された板状の可動電極14と、可動電極12、14を回動可能に支持するト ーションバー16とを有している。

[0028]

固定電極10、可動電極12、14及びトーションバー16は、シリコン酸化 膜18を介して貼り合わせられた2枚のシリコン基板6、8を適宜エッチングす ることにより形成されている。

[0029]

可動電極12は、可動電極12の紙面左側と紙面右側とにそれぞれ形成されたトーションバー16a、16bを用いて、固定電極10により支持されている。可動電極12は、トーションバー16aとトーションバー16bとを結ぶ線を軸として、回動させること、即ちシーソー運動(部分的な回転運動)をさせることが可能である。

[0030]

可動電極14は、可動電極14の紙面上側と紙面下側とにそれぞれ形成されたトーションバー16c、16dにより、可動電極12に固定されている。可動電極14は、トーションバー16cとトーションバー16dとを結ぶ線を軸として、回動させることが可能である。

[0031]

トーションバー16は、互いに対向する2つのバネ部分20a、20bを用いて構成されている。バネ部分20aは、シリコン基板6をエッチングすることにより形成されたものであり、シリコン基板6と一体に形成されている。バネ部分20bは、シリコン基板8をエッチングすることにより形成されたものであり、シリコン基板8と一体に形成されている。

[0032]

なお、ここでは、トーションバー16を2つのバネ部分20a、20bを用いて構成したが、1つのバネ部分を用いてトーションバー16を構成するようにしてもよい。

[0033]

固定電極10は、支持基板22上に固定されている。

[0034]

固定電極10は、櫛形部10aを有している。櫛形部10aは、固定電極10 の内側に形成されている。櫛形部10aは、シリコン基板8を櫛形にパターニン グすることにより形成されたものである。

[0035]

可動電極12は、櫛形部12a、12bを有している。櫛形部12a、12b は、可動電極12の外側と内側にそれぞれ形成されている。可動電極12の外側 に形成されている櫛形部12aは、シリコン基板6を櫛形にパターニングするこ とにより形成されたものである。また、可動電極12の内側に形成されている櫛 形部12bは、シリコン基板8を櫛形にパターニングすることにより形成された ものである。

[0036]

可動電極14は、櫛形部14aを有している。櫛形部14aは、可動電極14 の外側に形成されている。櫛形部14aは、シリコン基板6を櫛形にパターニン グすることにより形成されたものである。

[0037]

櫛形部10aと櫛形部12aとは、櫛歯の部分が互いに対向するように形成されている。

[0038]

また、櫛形部12bと櫛形部14aとは、櫛歯の部分が互いに対向するように 形成されている。

[0039]

なお、固定電極10及び可動電極12、14に櫛形部10a、12a、12b 、14aをそれぞれ形成しているのは、固定電極10と可動電極12とが互いに 対向する面積や可動電極12と可動電極14が互いに対向する面積を大きくする ためである。

[0040]

可動電極14には、光を反射するためのミラー24が形成されている。

[0041]

図2に示すように、固定電極10には、固定電極10に電圧を印加するための バンプ64、72が形成されている。また、可動電極12、14にも、可動電極 12、14に電圧を印加するためのバンプ(図示せず)が、それぞれ形成されて いる。

[0042]

また、図2に示すように、可動電極14には、シリコン基板6とシリコン基板8とを位置合わせする際に用いられた貫通孔30が形成されている。貫通孔30内には、埋め込み層56が埋め込まれている。

[0043]

こうして、本実施形態によるマイクロマシンが構成されている。

[0044]

こうして構成された本実施形態によるマイクロマシンは、固定電極10と可動電極12との間に電圧を適宜印加することにより、可動電極12を適宜回動させることができ、固定電極10と可動電極14との間に電圧を適宜印加することにより、可動電極14を適宜回動させることができる。このため、本実施形態によるマイクロマシンによれば、ミラー24の傾きを適宜設定することができ、ミラー24に入射される光を所望の方向に反射することができる。即ち、本実施形態によるマイクロマシンは、光路を適宜変更し得る光スイッチとして機能し得る。

[0045]

(マイクロマシンの製造方法)

次に、本実施形態によるマイクロマシンの製造方法について図3乃至図9を用いて説明する。

[0046]

まず、図3 (a) に示すように、例えば厚さ 100μ mのシリコン基板6を用意する。

[0047]

次に、全面に、例えばスピンコート法により、フォトレジスト膜26を形成する。なお、フォトレジスト膜26を形成する前に、シリコン基板6にナンバリングを行ってもよい。シリコン基板6ナンバリングを行っておくことにより、シリコン基板6の裁別が可能となり、シリコン基板6の表裏の認識が容易となる。

[0048]

次に、フォトリソグラフィ技術を用い、フォトレジスト膜26をパターニングする。これにより、フォトレジスト膜26に、シリコン基板6に達する開口部28が形成される。開口部28は、シリコン基板6に貫通孔30(図3(b)参照)を形成するためのものである。

[0049]

次に、図3(b)に示すように、フォトレジスト膜26をマスクとして、例えばドライエッチングにより、シリコン基板6をエッチングする。これにより、シリコン基板6に貫通孔30が形成される。貫通孔30は、後工程で、シリコン基板6とシリコン基板8とを貼り合わせる際に、位置合わせマークとして機能するものである。

[0050]

この後、フォトレジスト膜26を除去する。

[0051]

次に、図3(c)に示すように、全面に、例えばスピンコート法により、フォトレジスト膜32を形成する。

[0052]

次に、フォトリソグラフィ技術を用い、フォトレジスト膜32をパターニングする。この際、貫通孔30が位置合わせマークとして用いられる。こうして、シリコン基板6に達する開口部が形成される。開口部34は、シリコン基板6中に酸素イオンを注入するためのものである。

[0053]

次に、図3(d)に示すように、フォトレジスト膜32をマスクとし、イオン注入法により、シリコン基板6中に酸素イオンを注入する。イオン注入条件は、例えば、加速エネルギーを200keV、ドーズ量を 2×10^{18} c m $^{-2}$ とする。こうして、シリコン基板6の表面から例えば3 μ mの深さの領域36に酸素イオンが注入される。イオン注入の際の加速エネルギーとドーズ量を適宜設定することにより、シリコン基板6中に形成されるシリコン酸化膜36(図3(e)参照)の膜厚と深さとを適宜制御することが可能である。

[0054]

なお、酸素イオンが注入されたシリコン基板 6上に更にシリコン層(図示せず)を形成してもよい。これにより、所望の深さにシリコン酸化膜38を埋め込むことが可能となる。シリコン基板 6上に形成するシリコン層としては、ポリシリコン層を堆積してもよいし、結晶性の良好なシリコン層をエピタキシャル成長してもよい。

[0055]

[0056]

次に、シリコン基板8を用意する。シリコン基板8としては、シリコン基板6 と同様のものを用いることができる。

[0057]

次に、図3 (a) を用いて上述したマイクロマシンの製造方法と同様にして、

フォトレジスト膜42を形成し、この後、フォトレジスト膜42に開口部44を 形成する(図4(a)参照)。

[0058]

次に、図3(b)を用いて上述したマイクロマシンの製造方法と同様にして、 シリコン基板8に貫通孔46を形成する(図4(b)参照)。

[0059]

次に、図3(c)を用いて上述したマイクロマシンの製造方法と同様にして、 シリコン基板8上にフォトレジスト膜48を形成し、フォトレジスト膜48に開 口部50を形成する(図4(c)参照)。

[0060]

次に、図3(d)を用いて上述したマイクロマシンの製造方法と同様にして、フォトレジスト膜48をマスクとして、シリコン基板8の表面から例えば3μmの深さの領域52に酸素イオンを注入する(図4(d)参照)。

[0061]

なお、酸素イオンが注入されたシリコン基板 8 上に更にシリコン層(図示せず)を形成してもよい。これにより、所望の深さにシリコン酸化膜 5 6 を埋め込むことが可能となる。

[0062]

次に、図3(e)を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板8内にシリコン酸化膜54を形成するとともに、シリコン基板8の表面及び貫通孔46の内壁にシリコン酸化膜18bを形成する(図4(e)参照)。

[0063]

次に、図5(a)に示すように、シリコン基板6のシリコン酸化膜38が埋め込まれている側の面と、シリコン基板8のシリコン酸化膜54が埋め込まれている側の面とを重ね合わせる。シリコン基板6とシリコン基板8とを重ね合わせる際には、貫通孔30、46を位置合わせマークとして用いる。

[0064]

次に、熱処理を行う。熱処理条件は、例えば、1300℃、8時間とする。こ

うして、シリコン基板6とシリコン基板8とがシリコン酸化膜18を介して貼り合わされる。

[0065]

次に、図5(b)に示すように、フッ酸を用い、シリコン基板6、8の表面のシリコン酸化膜18a、18bを除去する。

[0066]

次に、図5(c)に示すように、例えばCVD法により、貫通孔30、46内に例えばポリシリコンより成る埋め込み層56を形成する。この際、シリコン基板6の上面及びシリコン基板8の下面にも、埋め込み層56が形成されることとなる。

[0067]

なお、ここでは、貫通孔30、46内に埋め込む埋め込み層56として、ポリシリコンを用いたが、埋め込み層56はポリシリコンに限定されるものではなく、例えば、アモルファスシリコン等を用いてもよい。また、埋め込み層56として、P(リン)等の不純物が導入されたポリシリコンやアモルファスシリコン等を用いてもよい。また、埋め込み層56は、半導体に限定されるものではなく、シリコン酸化膜やシリコン窒化膜等の絶縁膜を用いてもよい。

[0068]

次に、図5 (d) に示すように、例えばCMP (Chemical Mechanical Polish ing、化学的機械的研磨) 法により、シリコン基板6の上面側に形成された埋め込み層56とシリコン基板8の下面側に形成された埋め込み層56とを除去する。こうして、貫通孔30、46内に、埋め込み層56が埋め込まれる。

[0069]

なお、貫通孔30、46内に埋め込み層56を埋め込むのは、貫通孔30、46内に不要な異物が入り込むのを防止するためである。即ち、貫通孔30、46内に不要な異物が入り込むと、後工程で行われるフォトリソグラフィ及びエッチング等の際に、本来加工すべき箇所に異物が付着し、加工性を損なってしまう。本実施形態では、貫通孔30、46内に埋め込み層56が埋め込まれているので、貫通孔30、46内に異物が入り込むのを防止することができる。このため、

本来加工すべき箇所に異物が付着してしまうのを防止することができ、フォトリ ソグラフィ及びエッチングの際の加工性を損なうのを防止することが可能となる

[0070]

次に、図6(a)に示すように、例えばウエットエッチングにより、貫通孔3 0、46内に埋め込まれた埋め込み層56の上部及び下部をそれぞれエッチング する。これにより、埋め込み層56がエッチングされた箇所に凹部58が形成さ れる。凹部58の深さは、例えば3μm程度とする。凹部58を形成するのは、 貫通孔30、46内が埋め込み層56により完全に埋め込まれている状態では、 位置合わせマークとして認識することが困難なためである。こうして形成された 凹部58は、位置合わせマークとして用いることができる。

[0071]

なお、ここではシリコン基板6の上面側の埋め込み層56とシリコン基板8の下面側の埋め込み層56とをCMP法により除去したが、CMP法に限定されるものではなく、エッチング法を用いてもよい。但し、エッチング法を用いる場合には、貫通孔30、46内に埋め込まれた埋め込み層56が過剰に除去されてしまわないように注意することが必要である。

[0072]

次に、図6(b)に示すように、シリコン基板6、8を反転させる。この後、シリコン基板8上の全面に、例えばスパッタ法により、膜厚50nmのCr膜と、膜厚200nmのAu膜とを堆積する。こうして、Cr膜とAu膜とから成る金属膜60が形成される。なお、シリコン基板6、8を反転させているのは、固定電極10(図1参照)に電圧を印加するためのバンプ62(図6(c)参照)をシリコン基板8側に形成するためである。

[0073]

次に、全面に、スピンコート法により、フォトレジスト膜62を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜62をパターニングする。こうして、金属膜60をパターニングするためのフォトレジスト膜62が形成される。

[0074]

次に、図6(c)に示すように、フォトレジスト膜62をマスクとして、金属膜60をエッチングする。こうして、金属膜60より成るバンプ64が形成される。

[0075]

次に、図6(d)に示すように、全面に、例えばプラズマTEOS-CVD法により、膜厚1μmのシリコン酸化膜66を形成する。シリコン酸化膜66は、バンプ64を保護するためのものである。ここで、プラズマTEOS-CVD法を用いてシリコン酸化膜66を形成するのは、プラズマTEOS-CVD法を用いれば、シリコン基板8の片側のみにシリコン酸化膜66を形成することが可能なためである。また、プラズマTEOS-CVD法を用いれば、400℃以下の低温でシリコン酸化膜66を形成することが可能なため、バンプ64の表面に悪影響を与えないためである。

[0076]

なお、ここでは、プラズマTEOS-CVD法によりシリコン酸化膜 6.6 を形成する場合を例に説明したが、プラズマTEOS-CVD法に限定されるものではなく、例えば原料ガスとしてSiH $_4$ を用いたCVD法によりシリコン酸化膜 6.6 を形成してもよい。

[0077]

次に、図7(a)に示すように、シリコン基板6、8を反転させる。

[0078]

次に、例えばスパッタ法により、全面に、膜厚50のCr膜と、膜厚200のAu膜とを順次堆積する。こうして、Cr膜とAu膜とから成る金属膜68が形成される。金属膜68は、ミラー24とバンプ72(図7(b)参照)とを形成するためのものである。

[0079]

次に、図7(b)に示すように、例えばスピンコート法により、全面に、フォトレジスト膜70を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜70をパターニングする。

[0080]

次に、フォトレジスト膜70をマスクとして、金属膜68をパターニングする 。これにより、金属膜68より成るミラー24及びバンプ72が形成される。

[0081]

次に、全面に、例えばプラズマTEOS-CVD法により、膜厚1μmのシリコン酸化膜74を形成する。シリコン酸化膜74は、ミラー24及びバンプ72を保護するためのものである。ここで、シリコン酸化膜74を形成する際にプラズマTEOS-CVD法を用いているのは、シリコン酸化膜66を形成する際にプラズマTEOS-CVD法を用いたのと同様の理由によるものである。

[0082]

次に、例えばスピンコート法により、全面に、フォトレジスト膜76を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜76をパターニングする。

[0083]

次に、フォトレジスト膜76をマスクとして、シリコン酸化膜74をエッチングする。パターニングされたシリコン酸化膜74は、シリコン基板6をパターニングして可動電極12の櫛形部12aやトーションバー16を構成するバネ部分20a等を形成する際に、ハードマスクとして機能する。シリコン酸化膜74をパターニングする際には、シリコン酸化膜20aが形成されている領域とシリコン酸化膜20aが形成されている領域とシリコン酸化膜20aが形成されている領域とシリコン酸化膜20aが形成されている領域の両側の領域とを少なくとも開口するように、シリコン酸化膜74をパターニングすることを要する。

[0084]

次に、図8(a)に示すように、シリコン酸化膜38、74をマスクとし、シリコン酸化膜18をエッチングストッパとして、D-RIE (Deep Reactive Ion Etching) 技術を用いて、シリコン基板6をエッチングする。シリコン基板6 のエッチングは、エッチングステップと保護膜堆積ステップとを繰り返すことにより行う。

[0085]

なお、シリコン酸化膜74直下におけるシリコン基板6のアンダーカットを低

減するため、保護膜堆積ステップから開始することが望ましい。

[0086]

エッチングステップは、以下のような条件で行う。エッチング時間は例えば8+0秒とする。なお、「+」の後の数字は、保護膜堆積ステップとオーバーラップさせる時間を示している。エッチング室内に導入するガスは例えば SF_6 とする。 SF_6 ガスの流量は例えば100sccmとする。チャンバ内の圧力は例えば12mTorrとする。コイルに印加する電力は例えば800Wとし、バイアス電力は例えば15Wとする。

[0087]

保護膜堆積ステップは、以下のような条件で行う。保護膜堆積時間は例えば 6+0.5 秒とする。なお、「+」の後の数字は、エッチングステップとオーバーラップさせる時間を示している。エッチング室内に導入するガスは例えば C_4F_8 とする。 C_4F_8 ガスの流量は、例えば 80sccm とする。チャンバ内の圧力は例えば 8mTorr とする。コイルに印加する電力は例えば 800 Wとし、バイアス電力は例えば 0 Wとする。

[0088]

なお、チャンバ内の圧力に関しては、APC (Auto Pressure Controller) バルブを固定した状態にしておいてもよい。また、上記では、エッチングステップにおいてコイルに印加する電力と保護膜体積ステップにおいてコイルに印加する電力とが互いに等しく設定しているが、エッチングステップと保護膜堆積ステップとでコイルに印加する電力を互いに異ならせてもよい。

[0089]

このようにして、D-RIE技術によりシリコン基板6がエッチングされ、可動電極12の櫛形部12aが形成されるとともに、シリコン酸化膜38とシリコン酸化膜18との間に例えば厚さ3μmのバネ部分20aが形成される。

[0090]

次に、図8(b)に示すように、全面に、例えばスピンコート法により、ポリイミド又はレジストより成る保護膜77を形成する。保護膜77は、櫛形部20a等を保護するためのものである。保護膜77の材料としてレジストを用いる場

合には、例えばネガレジストを用いることができる。

[0091]

なお、必要に応じて、シリコン基板6の保護膜77が形成された側を他の基板 (図示せず) に貼り付けて固定し、後工程を行うようにしてもよい。

[0092]

次に、図8(c)に示すように、シリコン基板6、8を反転させる。

[0093]

次に、例えばスピンコート法により、全面に、フォトレジスト膜78を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜78をパターニングする。

[0094]

次に、フォトレジスト膜78をマスクとして、シリコン酸化膜66をエッチングする。パターニングされたシリコン酸化膜66は、シリコン基板8をパターニングして、固定電極10の櫛形部10aやトーションバー16を構成するバネ部分20b等を形成する際に、ハードマスクとして機能する。シリコン酸化膜66をパターニングする際には、シリコン酸化膜54が形成されている領域とシリコン酸化膜54が形成されている領域の両側の領域とを少なくとも開口するように、シリコン酸化膜66をパターニングすることを要する。

[0095]

次に、図9(a)に示すように、シリコン酸化膜54、66をマスクとし、シリコン酸化膜18をエッチングストッパとして、D-RIE技術を用いて、シリコン基板8をエッチングする。D-RIE技術によるシリコン基板8のエッチングは、図8(a)を用いて上述した工程と同様にして行う。

[0096]

こうして、固定電極10の櫛形部10aが形成されるとともに、シリコン酸化膜54とシリコン酸化膜18との間に、例えば厚さ3μmのバネ部分20bが形成される。

[0097]

次に、図9 (b) に示すように、保護膜77を除去する。

[0098]

次に、図9(c)に示すように、次に、シリコン基板6、8を反転させる。

[0099]

次に、シリコン酸化膜38、54、66、74を除去する。

[0100]

こうして、本実施形態によるマイクロマシンが製造される。

[0101]

貫通孔に埋め込まれた埋め込み層 5 6 は、本実施形態によるマイクロマシンを 、光ファイバや筐体等と組み合わせる際に、位置合わせマークとして用いること が可能である。

[0102]

本実施形態によるマイクロマシンの製造方法は、シリコン基板 6、8中にシリコン酸化膜 3 8、5 4 をそれぞれ埋め込み、シリコン越化 6、8のシリコン酸化膜 3 8、5 4 が埋め込まれた側の面どうしを、シリコン酸化膜 1 8を介して貼り合わせ、シリコン酸化膜 3 8、5 4 をマスクとしてシリコン基板 6、8をそれぞれエッチングすることにより、シリコン基板 6、8より成るバネ部分 2 0 a、20 bを形成し、これらバネ部分 2 0 a、20 bを有するトーションバーを形成することに主な特徴がある。本実施形態によれば、シリコン酸化膜 3 8、5 4 を所望の深さに埋め込むことが可能であるため、トーションバー 1 6を構成するバネ部分 2 0 の厚さを容易に制御することができる。従って、本実施形態によれば、トーションバー 1 6を有するマイクロマシンを、高い歩留りで形成することができる。

[0103]

また、本実施形態によれば、それぞれのシリコン基板 6、8に位置合わせマークとして機能する貫通孔 3 0、4 6をそれぞれ形成するため、シリコン基板 6、8の位置合わせを容易に行うことができる。従って、本実施形態によれば、簡便な装置を用いてマイクロマシンを製造することが可能となり、ひいては低コスト化に寄与することができる。

[0104]

[第2実施形態]

本発明の第2実施形態によるマイクロマシン及びその製造方法を図10乃至図16を用いて説明する。図10は、本実施形態によるマイクロマシンを示す断面図である。図11乃至図16は本実施形態によるマイクロマシンの製造方法を示す工程断面図である。図1乃至図9に示す第1実施形態によるマイクロマシン及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

[0105]

まず、本実施形態によるマイクロマシンについて図10を用いて説明する。

[0106]

本実施形態によるマイクロマシンは、トーションバー16が1つのバネ部分20cを用いて構成されている点の他は、図1及び図2に示す第1実施形態によるマイクロマシンと同様である。

[0107]

次に、本実施形態によるマイクロマシンの製造方法を図11万至図16を用いて説明する。

[0108]

まず、図11(a)に示すように、シリコン基板8を用意する。

[0109]

次に、全面に、例えばCVD法により、膜厚 1μ mのシリコン酸化膜 18c を形成する。

[0110]

次に、図11(b)に示すように、全面に、例えばCVD法により、厚さ3 μ mのポリシリコンより成る半導体層6aを形成する。なお、半導体層6aは、両面に形成される。

[0111]

次に、図11 (c) に示すように、全面に、例えばCVD法により、膜 $厚1\mu$ mのシリコン酸化膜38aを形成する。

[0112]

次に、図11(d)に示すように、フォトリソグラフィ技術を用い、シリコン酸化膜38aをパターニングする。シリコン酸化膜38aは、半導体層6aをエッチングして半導体層6aより成るバネ部分20cを形成する際に、ハードマスクとして機能する。

[0113]

次に、図12(a)に示すように、全面に、例えばCVD法により、厚さ15 0μmのポリシリコンより成る半導体層6bを形成する。なお、半導体層6bは 、両面に形成される。

[0114]

次に、図12(b)に示すように、例えばCMP法により、シリコン基板8の上面側に形成された半導体層6bの表面を研磨する。例えば、半導体層6a、6bの総膜厚が100μm程度となるまで、半導体層6b表面を研磨する。

[0115]

また、例えばCMP法により、シリコン基板8の下面側に形成された半導体層6bをシリコン基板8が露出するまで研磨する。

[0116]

こうして、半導体層6aと半導体層6bとから成る半導体層6c中に、シリコン酸化膜38aが埋め込まれることとなる(図13(a)参照)。

[0117]

この後の図13(b)乃至図16(c)に示すマイクロマシンの製造方法は、図6(b)乃至図9(c)用いて上述したマイクロマシンの製造方法と同様であるので説明を省略する。

[0118]

こうして、本実施形態によるマイクロマシンが製造される。

[0119]

このように本実施形態によっても、トーションバー16を構成するバネ部分2 0 c の厚さを容易に制御することができる。従って、本実施形態によっても、トーションバー16を有するマイクロマシンを、高い歩留りで形成することができる

[第3実施形態]

本発明の第3実施形態によるマイクロマシン及びその製造方法を図17乃至図22を用いて説明する。図17は、本実施形態によるマイクロマシンを示す平面図及び断面図である。図18乃至図22は、本実施形態によるマイクロマシンの製造方法を示す工程断面図である。図1乃至図16に示す第1又は第2実施形態によるマイクロマシン及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

[0120]

本実施形態は、本発明の原理を、振動型ジャイロスコープ等で用いられる振動 子の製造方法に適用したものである。

[0121]

まず、本実施形態によるマイクロマシンについて図17を用いて説明する。図17(a)は、本実施形態によるマイクロマシンを示す平面図である。図17(b)は、図17(a)のA-A'線断面図である。

[0122]

図17に示すように、環状固定枠80、即ち固定リングの内側には、環状固定枠80より直径の小さい振動リング82が形成されている。

[0123]

環状固定枠80と振動リング82との間には、トーションバー16が多数形成されている。それぞれのトーションバー16は、それぞれ1つのバネ部分20dを用いて構成されている。

[0124]

なお、ここでは、それぞれのトーションバー16を、それぞれ一つのバネ部分 20dを用いて構成したが、第1実施形態によるマイクロマシンのように、それぞれのトーションバー16を、それぞれ複数のバネ部分20a、20bを用いて構成してもよい。

[0125]

次に、本実施形態によるマイクロマシンの製造方法について図18乃至図22 を用いて説明する。 [0126]

まず、図18(a)に示すように、シリコン基板6を用意する。

[0127]

次に、図3(b)を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板6に貫通孔30を形成する(図18(b)参照)。

[0128]

次に、図18(c)に示すように、全面に、例えばスピンコート法により、フォトレジスト膜32aを形成する。

[0129]

次に、フォトリソグラフィ技術を用い、フォトレジスト膜32aをパターニングする。こうして、シリコン基板6に達する開口部34aが形成される。開口部34aは、シリコン基板中に酸素イオンを注入するためのものである。

[0130]

次に、図3(d)を用いて上述したマイクロマシンの製造方法と同様にして、フォトレジスト膜32aをマスクとして、イオン注入法により、シリコン基板6の表面から例えば3μmの深さの領域36aに酸素イオンを注入する(図18(d)参照)。

[0131]

次に、図3(e)を用いて上述したマイクロマシンの製造方法と同様にして、酸化雰囲気中にて、熱処理を行う。これにより、シリコン基板6内にシリコン酸化膜38aが埋め込まれるとともに、シリコン基板6の表面及び貫通孔30の内壁にシリコン酸化膜18aが形成される(図18(e)参照)。

[0132]

次に、図19(a)に示すように、シリコン基板8を用意する。

[0133]

次に、図4(a)を用いて上述したマイクロマシンの製造方法と同様にして、フォトレジスト膜42を形成し、この後、フォトレジスト膜42にシリコン基板8に達する開口部44を形成する(図19(a)参照)。

[0134]

次に、図4(b)を用いて上述したマイクロマシンの製造方法と同様にして、 シリコン基板8に貫通孔46を形成する(図19(b)参照)。

[0135]

次に、図4 (e)を用いて上述したマイクロマシンの製造方法と同様にして、 シリコン基板8の表面及び貫通孔46の内壁にシリコン酸化膜18bを形成する

[0136]

次に、図20(a)に示すように、シリコン基板6のシリコン酸化膜38が埋め込まれている側と、シリコン基板8とを重ね合わせる。シリコン基板6とシリコン基板8とを重ね合わせる際には、図5(a)を用いて上述したマイクロマシンの製造方法と同様に、貫通孔30、46を用いる。

[0137]

次に、酸化雰囲気中にて、熱処理を行う。熱処理条件は、図5(a)を用いて 上述したマイクロマシンの製造方法と同様とする。

[0138]

次に、図20(b)に示すように、例えばCVD法により、貫通孔30、46 内に例えばポリシリコンより成る埋め込み層56を埋め込む。

[0139]

なお、埋め込み層 5 6 の材料は、上記と同様に、ポリシリコンに限定されるも のではない。

[0140]

次に、図20(c)に示すように、シリコン基板6の上面側に形成された埋め込み層56とシリコン基板8の下面側に形成された埋め込み層56とを除去する。こうして、貫通孔30、46内に、埋め込み層56が埋め込まれる。

[0141]

次に、図20(d)に示すように、シリコン基板6、8を反転させる。

[0142]

次に、シリコン基板8上の全面に、例えばスピンコート法により、フォトレジスト膜84を形成する。

[0143]

次に、フォトリソグラフィ技術を用いてフォトレジスト膜84をパターニング する。

[0144]

次に、フォトレジスト膜84をマスクとして、シリコン酸化膜18bをエッチングする。シリコン酸化膜18bは、シリコン基板8をエッチングする際にハードマスクとして機能する。

[0145]

次に、図21(a)に示すように、シリコン酸化膜18bをマスクとし、シリコン酸化膜18をエッチングストッパとして、シリコン基板8をエッチングする

[0146]

次に、図21(b)に示すように、全面に、例えばスピンコート法により、ポリイミド又はレジストより成る保護膜86を形成する。

[0147]

次に、図21(c)に示すように、シリコン基板6、8を反転させる。

[0148]

次に、全面に、例えばスピンコート法により、フォトレジスト膜88を形成する。

[0149]

次に、フォトリソグラフィ技術を用いてフォトレジスト膜88をパターニング する。

[0150]

次に、図21(d)に示すように、フォトレジスト膜88をマスクとして、シリコン酸化膜18aをエッチングする。シリコン酸化膜18aは、シリコン基板6をエッチングする際にハードマスクとして機能する。

[0151]

次に、シリコン酸化膜18a及びシリコン酸化膜38aをマスクとし、シリコン酸化膜18をエッチングストッパとして、シリコン基板6をエッチングする。

[0152]

次に、図22に示すように、保護膜86を除去する。

[0153]

次に、シリコン酸化膜をエッチング除去する。

[0154]

こうして、本実施形態によるマイクロマシンが製造される。

[0155]

[第4 実施形態]

本発明の第4実施形態によるマイクロマシン及びその製造方法を図23及び図24を用いて説明する。図23及び図24は、本実施形態によるマイクロマシンの製造方法を示す断面図である。図1乃至図22に示す第1乃至第3実施形態によるマイクロマシン及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

[0156]

本実施形態によるマイクロマシンの構造は、図17に示す第3実施形態によるマイクロマシンとほぼ同様であるので説明を省略する。

[0157]

次に、本実施形態によるマイクロマシンの製造方法を図23及び図24を用いて説明する。

[0158]

本実施形態によるマイクロマシンの製造方法は、シリコン基板6中に酸素イオンを注入した後に、シリコン基板6上に更にシリコン層6dを形成することに主な特徴がある。

[0159]

まず、図23(a)に示すように、シリコン基板6を用意する。

[0160]

次に、全面に、例えばスピンコート法により、フォトレジスト膜90を形成する。

[0161]

次に、フォトリソグラフィ技術を用いてフォトレジスト膜90をパターニング する。

[0162]

次に、フォトレジスト膜90をマスクとして、シリコン基板6を例えば5μmの深さまでエッチングする。これにより、シリコン基板6に凹部92が形成される。凹部92は、位置合わせマークとして機能するものである。

[0163]

次に、図18(c)を用いて上述したマイクロマシンの製造方法と同様にして、フォトレジスト膜32aを形成し、フォトレジスト膜32aにシリコン基板6に達する開口部34aを形成する(図23(b)参照)。

[0164]

次に、図18(d)を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板6中に酸素イオンを注入する(図23(c)参照)。

[0165]

次に、図23(d)に示すように、全面に、例えば厚さ100μmのシリコン層6dを形成する。シリコン層6dとしては、ポリシリコン層を堆積してもよいし、シリコン基板6上にシリコン層6をエピタキシャル成長してもよい。

[0166]

次に、図23(e)に示すように、全面に、例えばスピンコート法により、フォトレジスト膜94を形成する。

[0167]

次に、フォトリソグラフィ技術を用い、フォトレジスト膜94をパターニングする。これにより、貫通孔30aを形成するための開口部96がフォトレジスト膜94に形成される。

[0168]

次に、フォトレジスト膜94をマスクとして、シリコン層6d及びシリコン基板6をエッチングする。これにより、シリコン層6d及びシリコン基板6に貫通孔30aが形成される(図24(a)参照)。

[0169]

次に、図18(e)を用いて上述したマイクロマシンの製造方法と同様にして、シリコン酸化膜18aを形成する(図24(b)参照)。

[0170]

次に、シリコン基板8を用意する。

[0171]

次に、図19(a)及び図19(b)を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板8に貫通孔46を形成する。

[0172]

次に、図19(c)を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板8の表面及び貫通孔46の内壁にシリコン酸化膜18bを形成する。

[0173]

次に、シリコン基板6のシリコン酸化膜38aが埋め込まれている側と、シリコン基板8とを重ね合わせる。シリコン基板6とシリコン基板8とを重ね合わせる際には、図20(a)を用いて上述したマイクロマシンの製造方法と同様に、 貫通孔30a、46を用いる。

[0174]

次に、酸化雰囲気中にて、熱処理を行う。熱処理条件は、図20(a)を用いて上述したマイクロマシンの製造方法と同様とする。

[0175]

この後のマイクロマシンの製造方法は、図20(b)乃至図22に示す第3実施形態によるマイクロマシンの製造方法と同様であるので説明を省略する。

[0176]

シリコン酸化膜38aをマスクとし、シリコン酸化膜18をエッチングストッパとして、シリコン基板6及びシリコン層6dをエッチングすることによりバネ部分20eが形成されるため、トーションバー16を構成するバネ部分20eは、シリコン基板6とシリコン層6dとにより構成されることとなる(図24(d)参照)。

[0177]

こうして本実施形態によるマイクロマシンが製造される。

[0178]

本実施形態によれば、シリコン基板6内に酸素イオンを注入した後にシリコン基板6上にシリコン層6dを形成するため、シリコン層6dの表面から所望の深さにシリコン酸化膜38aを埋め込むことができる。このため、本実施形態によれば、トーションバー16を構成するバネ部分20eの厚さを、より容易に所望の厚さに設定することができる。

[0179]

[変形実施形態]

本発明は上記実施形態に限らず種々の変形が可能である。

[0180]

例えば、上記実施形態では、光スイッチの製造方法及び振動子の製造方法を例 に説明したが、本発明は、光スイッチの製造方法及び振動子の製造方法に限定さ れるものではなく、トーションバーを有するあらゆるマイクロマシンの製造方法 に適用することができる。

[0181]

【発明の効果】

以上の通り、本発明によれば、半導体基板中に酸化膜を埋め込み、半導体基板の絶縁膜が埋め込まれた側の面を他の半導体基板と貼り合わせ、半導体基板に埋め込まれた酸化膜をマスクとしてとして半導体基板をエッチングすることにより、半導体基板と一体に形成されたトーションバーを形成するため、トーションバーの厚さを容易に制御することができる。従って、本発明によれば、トーションバーを有するマイクロマシンを、高い歩留りで形成することができる。

[0182]

また、本発明によれば、半導体基板に位置合わせマークとして機能する貫通孔をそれぞれ形成するため、半導体基板の位置合わせを容易に行うことができる。 従って、本発明によれば、簡便な装置を用いてマイクロマシンを製造することが可能となり、ひいては低コスト化に寄与することができる。

【図面の簡単な説明】

【図1】

本発明の第1実施形態によるマイクロマシンを示す平面図及び断面図である。

【図2】

本発明の第1実施形態によるマイクロマシンを示す断面図である。

【図3】

本発明の第1実施形態によるマイクロマシンの製造方法を示す工程断面図 (その1)である。

【図4】

本発明の第1実施形態によるマイクロマシンの製造方法を示す工程断面図 (その2)である。

【図5】

本発明の第1実施形態によるマイクロマシンの製造方法を示す工程断面図 (その3)である。

【図6】

本発明の第1実施形態によるマイクロマシンの製造方法を示す工程断面図 (その4)である。

【図7】

本発明の第1実施形態によるマイクロマシンの製造方法を示す工程断面図(その5)である。

【図8】

本発明の第1実施形態によるマイクロマシンの製造方法を示す工程断面図 (その6)である。

【図9】

本発明の第1実施形態によるマイクロマシンの製造方法を示す工程断面図 (その7)である。

【図10】

本発明の第2実施形態によるマイクロマシンを示す断面図である。

【図11】

本発明の第2実施形態によるマイクロマシンの製造方法を示す工程断面図(そ

の1)である。

【図12】

本発明の第2実施形態によるマイクロマシンの製造方法を示す工程断面図 (その2)である。

【図13】

本発明の第2実施形態によるマイクロマシンの製造方法を示す工程断面図(その3)である。

【図14】

本発明の第2実施形態によるマイクロマシンの製造方法を示す工程断面図(その4)である。

【図15】

本発明の第2実施形態によるマイクロマシンの製造方法を示す工程断面図(その5)である。

【図16】

本発明の第2実施形態によるマイクロマシンの製造方法を示す工程断面図(その6)である。

【図17】

本発明の第3実施形態によるマイクロマシンを示す平面図及び断面図である。

【図18】

本発明の第3実施形態によるマイクロマシンの製造方法を示す工程断面図である。

【図19】

本発明の第3実施形態によるマイクロマシンの製造方法を示す工程断面図 (その1)である。

【図20】

本発明の第3実施形態によるマイクロマシンの製造方法を示す工程断面図(その2)である。

【図21】

本発明の第3実施形態によるマイクロマシンの製造方法を示す工程断面図(そ

の3)である。

【図22】

本発明の第3実施形態によるマイクロマシンの製造方法を示す工程断面図(その4)である。

【図23】

本発明の第4実施形態によるマイクロマシンの製造方法を示す工程断面図 (その1)である。

【図24】

本発明の第4実施形態によるマイクロマシンの製造方法を示す工程断面図(その2)である。

【図25】

トーションバーを有する提案されている光スイッチの製造方法を示す工程断面 図(その1)である。

【図26】

トーションバーを有する提案されている光スイッチの製造方法を示す工程断面 図(その2)である。

【図27】

トーションバーを有する提案されている光スイッチの製造方法を示す工程断面 図(その3)である。

【図28】

トーションバーを有する提案されている光スイッチの製造方法を示す工程断面 図(その4)である。

【符号の説明】

6…シリコン基板

6 a ~ 6 d … 半導体層

8…シリコン基板

10…固定電極

10a…櫛形部

12…可動電極

特2002-271644

- 1 2 a … 櫛形部
- 12b…櫛形部
- 14…可動電極
- 14 a…櫛形部
- 16、16a~16d…トーションバー
- 18、18a~18c…シリコン酸化膜
- 20a~20e…バネ部分
- 22…支持基板
- 24…ミラー
- 26…フォトレジスト膜
- 28…開口部
- 30…貫通孔
- 32、32a…フォトレジスト膜
- 3 4 、 3 4 a …開口部
- 36、36a…酸素イオンが注入された領域
- 38、38a…シリコン酸化膜
- 42…フォトレジスト膜
- 44…開口部
- 4 6 … 貫通孔
- 48…フォトレジスト膜
- 50…開口部
- 52…酸素イオンが注入された領域
- 54…シリコン酸化膜
- 56…埋め込み層
- 5 8 … 凹部
- 60…金属膜
- 62…フォトレジスト膜
- 64…バンプ
- 66…シリコン酸化膜


- 68…金属膜
- 70…フォトレジスト膜
- 72…バンプ
- 74…シリコン酸化膜
- 76…フォトレジスト膜
- 77…保護膜
- 78…フォトレジスト膜
- 80…環状固定枠
- 82…振動リング
- 84…フォトレジスト膜
- 8 6 …保護膜
- 88…フォトレジスト膜
 - 90…フォトレジスト膜
 - 9 2 … 凹部
 - 94…フォトレジスト膜
- 9 6 … 開口部
- 100…フォトレジスト膜
- 101…段差
- 102…フォトレジスト膜
- 103…段差
- 106…シリコン基板
- 108…シリコン基板
- 110…固定電極
- 110a…櫛形部
- 112…可動電極
- 1 1 2 a … 櫛形部
- 116、16a~16d…トーションバー
- 120a、120b…バネ部分
- 124…ミラー

特2002-271644

- 160…金属膜
- 164…バンプ
- 166…シリコン酸化膜
- 172…バンプ
- 174…シリコン酸化膜


【書類名】 図面

【図1】




【図2】


本発明の第1実施形態によるマイクロマシンを示す断面図





【図3】


本発明の第1実施形態によるマイクロマシンの製造方法を示す 工程断面図(その1)















【図4】


本発明の第1実施形態によるマイクロマシンの製造方法を示す 工程断面図(その2)















【図5】

本発明の第1実施形態によるマイクロマシンの製造方法を示す 工程断面図(その3)












【図6】

本発明の第1実施形態によるマイクロマシンの製造方法を示す 工程断面図(その4)







【図8】 本発明の第1実施形態によるマイクロマシンの製造方法を示す 工程断面図(その6)




【図9】

本発明の第1実施形態によるマイクロマシンの製造方法を示す 工程断面図(その7)









【図10】

本発明の第2実施形態によるマイクロマシンを示す断面図




【図11】


本発明の第2実施形態によるマイクロマシンの製造方法を示す 工程断面図(その1)




(b)



(c)





(b)



【図12】


本発明の第2実施形態によるマイクロマシンの製造方法を示す 工程断面図(その2)







【図13】


本発明の第2実施形態によるマイクロマシンの製造方法を示す 工程断面図(その3)










【図14】 本発明の第2実施形態によるマイクロマシンの製造方法を示す 工程断面図(その4)











【図15】


本発明の第2実施形態によるマイクロマシンの製造方法を示す 工程断面図(その5)




【図16】

本発明の第2実施形態によるマイクロマシンの製造方法を示す 工程断面図(その6)









【図17】


本発明の第3実施形態によるマイクロマシンを示す 平面図及び断面図








【図18】


本発明の第3実施形態によるマイクロマシンの製造方法を示す 工程断面図














1 9

【図19】

本発明の第3実施形態によるマイクロマシンの製造方法を示す 工程断面図(その1)











【図20】

本発明の第3実施形態によるマイクロマシンの製造方法を示す 工程断面図(その2)











本発明の第3実施形態によるマイクロマシンの製造方法を示す 工程断面図(その3)

【図21】




【図22】


本発明の第3実施形態によるマイクロマシンの製造方法を示す 工程断面図(その4)





【図23】


本発明の第4実施形態によるマイクロマシンの製造方法を示す 工程断面図(その1)















【図24】

本発明の第4実施形態によるマイクロマシンの製造方法を示す 工程断面図(その2)











【図25】

トーションバーを有する提案されている光スイッチの製造方法 を示す工程断面図(その1)







(b)








(d)




【図26】

トーションバーを有する提案されている光スイッチの製造方法を示す工程断面図(その2)




【図27】

トーションバーを有する提案されている光スイッチの製造方法 を示す工程断面図(その3)



【図28】

トーションバーを有する提案されている光スイッチの製造方法 を示す工程断面図(その4)





【要約】

【課題】 トーションバーを有するマイクロマシンを高い歩留りで製造し得るマイクロマシンの製造方法を提供する。

【解決手段】 第1の半導体基板6内に酸化膜54を埋め込む工程と、第1の半導体基板と第2の半導体基板8とを絶縁膜18を介して貼り合わせる工程と、第1の領域及び第1の領域の両側の第2の領域を開口する第1のマスク66を形成する工程と、第1のマスク66及び酸化膜54をマスクとして、第1の半導体基板をエッチングし、酸化膜と絶縁膜との間に、第1の半導体基板と一体に形成されたバネ部分20aを形成することにより、バネ部分を有するトーションバー16を形成する工程と、第1の領域及び第2の領域を開口する第2のマスク74を形成する工程と、第2のマスク74を用いて第2の半導体基板をエッチングする工程と、第1の領域及び第2の領域の絶縁膜18をエッチングする工程とを有している。

【選択図】 図9

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社